Potencaj duonkonduktaĵoj estas vaste uzataj en industrio, konsumo, militistaro kaj aliaj kampoj, kaj havas altan strategian pozicion. Ni rigardu la ĝeneralan bildon de potencaj aparatoj el bildo:
Potencaj duonkonduktaĵoj povas esti dividitaj en plenan tipon, duonkontrolitan tipon kaj neregeblan tipon laŭ la grado de kontrolo de cirkvitaj signaloj. Aŭ laŭ la signalaj propraĵoj de la veturanta cirkvito, ĝi povas esti dividita en tensio-movitan tipon, kurent-movitan tipon, ktp.
| Klasifiko | tajpu | Specifaj potencaj duonkonduktaĵoj |
| Kontrolebleco de elektraj signaloj | Duonkontrolita tipo | SCR |
| Plena kontrolo | GTO、GTR，MOSFET、IGBT | |
| Neregebla | Potenca Diodo | |
| Veturadaj signalaj propraĵoj | Tensio movita tipo | IGBT、MOSFET、SITH |
| Nuna veturita tipo | SCR、GTO、GTR | |
| Efika signala ondoformo | Pulso ellasilo tipo | SCR、GTO |
| Elektronika kontrolo tipo | GTR、MOSFET、IGBT | |
| Situacioj, en kiuj partoprenas kurentportantaj elektronoj | dupolusa aparato | Potenca Diodo, SCR, GTO, GTR, BSIT, BJT |
| Unupolusa aparato | MOSFET、SIDU | |
| Komponita aparato | MCT, IGBT, SITH kaj IGCT |
Malsamaj potencaj duonkonduktaĵaparatoj havas malsamajn karakterizaĵojn kiel ekzemple tensio, nuna kapacito, impedanckapablo, kaj grandeco. En efektiva uzo, taŭgaj aparatoj devas esti elektitaj laŭ malsamaj kampoj kaj bezonoj.
La duonkondukta industrio travivis tri generaciojn de materialaj ŝanĝoj ekde sia naskiĝo. Ĝis nun, la unua duonkondukta materialo reprezentita de Si ankoraŭ estas ĉefe uzata en la kampo de potencaj duonkonduktaĵoj.
| Semikondukta materialo | Bandgap (eV) | Fandpunkto (K) | ĉefa aplikaĵo | |
| 1-a generacio semikonduktaĵmaterialoj | Ge | 1.1 | 1221 | Malalta tensio, malaltfrekvenco, mezpotencaj transistoroj, fotodetektiloj |
| Dua generacio semikonduktaĵmaterialoj | Si | 0.7 | 1687 | |
| Semikonduktaĵoj de 3-a generacio | GaAs | 1.4 | 1511 | Mikroondoj, milimetraj ondoj, lum-elsendantaj aparatoj |
| SiC | 3.05 | 2826 | 1. Alt-temperaturaj, altfrekvencaj, radiadrezistaj alt-potencaj aparatoj 2. Bluaj, gradaj, violaj lumelsendaj diodoj, duonkonduktaj laseroj | |
| GaN | 3.4 | 1973 | ||
| AIN | 6.2 | 2470 | ||
| C | 5.5 | > 3800 | ||
| ZnO | 3.37 | 2248 | ||
Resumu la karakterizaĵojn de duonkontrolitaj kaj plene kontrolitaj potencaj aparatoj:
| Aparato tipo | SCR | GTR | MOSFET | IGBT |
| Kontrola tipo | Pulso ellasilo | Aktuala kontrolo | kontrolo de tensio | filmcentro |
| linio de memfermo | Komudo-ĉesigo | mem-haltiga aparato | mem-haltiga aparato | mem-haltiga aparato |
| laborfrekvenco | malpli ol 1 kHz | malpli ol 30 kHz | 20 kHz-Mhz | malpli ol 40 kHz |
| Mova potenco | malgranda | granda | malgranda | malgranda |
| ŝanĝante perdojn | granda | granda | granda | granda |
| kondukperdo | malgranda | malgranda | granda | malgranda |
| Tensio kaj kurenta nivelo | 最大 | granda | minimumo | pli |
| Tipaj aplikoj | Mezfrekvenca indukta hejtado | UPS-frekvenctransformilo | ŝanĝanta elektroprovizon | UPS-frekvenctransformilo |
| prezo | plej malalta | pli malalta | en la mezo | La plej multekosta |
| kondukta modula efiko | havas | havas | neniu | havas |
Konu MOSFETojn
MOSFET havas altan enigan impedancon, malaltan bruon kaj bonan termikan stabilecon; ĝi havas simplan produktadprocezon kaj fortan radiadon, do ĝi estas kutime uzata en amplifilaj cirkvitoj aŭ ŝanĝaj cirkvitoj;
(1) Ĉefaj elektaj parametroj: dren-fonta tensio VDS (rezista tensio), ID kontinua elflua kurento, RDS (sur) sur-rezisto, Ciss-eniga kapacitanco (junkcia kapacitanco), kvalita faktoro FOM=Ron*Qg, ktp.
(2) Laŭ malsamaj procezoj, ĝi estas dividita en TrenchMOS: tranĉeo MOSFET, ĉefe en la malalta tensio ene de 100V; SGT (Split Gate) MOSFET: dividita pordego MOSFET, ĉefe en la meza kaj malalta tensiokampo ene de 200V; SJ MOSFET: superkruciĝo MOSFET, ĉefe en la Alta tensio kampo 600-800V;
En ŝanĝa elektroprovizo, kiel ekzemple malferma-drena cirkvito, la drenilo estas konektita al la ŝarĝo sendifekta, kiu estas nomita malferma-drenilo. En malferma-drena cirkvito, negrave kiom alta la tensio la ŝarĝo estas konektita, la ŝarĝa fluo povas esti ŝaltita kaj malŝaltita. Ĝi estas ideala analoga ŝanĝa aparato. Ĉi tio estas la principo de MOSFET kiel ŝanĝa aparato.
Koncerne merkatparton, MOSFEToj preskaŭ ĉiuj koncentriĝas en la manoj de gravaj internaciaj produktantoj. Inter ili, Infineon akiris IR (American International Rectifier Company) en 2015 kaj iĝis la industria gvidanto. ON Semiconductor ankaŭ kompletigis la akiron de Fairchild Semiconductor en septembro 2016. , la merkatparto saltis al la dua loko, kaj tiam la vendaj rangotabeloj estis Renesas, Toshiba, IWC, ST, Vishay, Anshi, Magna, ktp.;
Ĉefaj MOSFET-markoj estas dividitaj en plurajn seriojn: usonaj, japanaj kaj koreaj.
Usona serio: Infineon, IR, Fairchild, ON Semiconductor, ST, TI, PI, AOS, ktp.;
Japanoj: Toshiba, Renesas, ROHM, ktp.;
Korea serio: Magna, KEC, AUK, Morina Hiroshi, Shinan, KIA
MOSFET-pakaĵkategorioj
Laŭ la maniero kiel ĝi estas instalita sur la PCB-tabulo, ekzistas du ĉefaj specoj de MOSFET-pakaĵoj: aldonaĵo (Tra Truo) kaj surfaca monto (Surfaca Monto).
La ŝtopilo-tipo signifas, ke la pingloj de la MOSFET pasas tra la muntaj truoj de la PCB-tabulo kaj estas velditaj al la PCB-tabulo. Oftaj aldonaĵpakaĵoj inkludas: duobla en-linia pakaĵo (DIP), transistora skizpakaĵo (AL), kaj stifta krada tabelpakaĵo (PGA).
Konektita pakado
Surfaca muntado estas kie la MOSFET-stiftoj kaj varmodisipa flanĝo estas velditaj al la kusenetoj sur la surfaco de la PCB-tabulo. Tipaj surfacmuntaj pakaĵoj inkludas: transistorskizo (D-PAK), malgranda skiztransistoro (SOT), malgranda skizpakaĵo (SOP), kvaropoplata pakaĵo (QFP), plasta plumba pecetportilo (PLCC), ktp.
surfaca munta pako
Kun la evoluo de teknologio, PCB-tabuloj kiel baztabuloj kaj grafikaj kartoj nuntempe uzas malpli kaj malpli rektan aldonaĵpakaĵon, kaj pli da surfaca munta pakado estas uzata.
1. Duobla en-linia pako (DIP)
La DIP-pakaĵo havas du vicojn da pingloj kaj devas esti enigita en pecetan ingon kun DIP-strukturo. Ĝia deriva metodo estas SDIP (Shrink DIP), kio estas ŝrumpa duobla-en-linia pakaĵo. La pingla denseco estas 6 fojojn pli alta ol tiu de DIP.
DIP-pakaĵaj strukturo-formoj inkluzivas: plurtavolan ceramikan duoblan-linian DIP, unu-tavolan ceramikan duoblan-linian DIP, plumbokadran DIP (inkluzive de vitro-ceramika sigela tipo, plasta enkapsuliga strukturo-speco, ceramika malalt-fandanta vitro-enkapsuligo. tipo) ktp. La karakterizaĵo de DIP-pakaĵo estas, ke ĝi povas facile realigi tratruan veldadon de PCB-tabuloj kaj havas bonan kongruon kun la baztabulo.
Tamen, ĉar ĝia enpaka areo kaj dikeco estas relative grandaj, kaj la pingloj estas facile difektitaj dum la ŝtopado kaj malŝtopa procezo, la fidindeco estas malbona. Samtempe, pro la influo de la procezo, la nombro da pingloj ĝenerale ne superas 100. Tial, en la procezo de alta integriĝo de la elektronika industrio, DIP-pakaĵo iom post iom retiriĝis de la etapo de la historio.
2. Transistora Skiza Pako (TO)
Fruaj pakaj specifoj, kiel TO-3P, TO-247, TO-92, TO-92L, TO-220, TO-220F, TO-251, ktp. estas ĉiuj aldonaj pakaj dezajnoj.
TO-3P/247: Ĝi estas ofte uzata pakformo por mez-alta tensio kaj alt-kurenta MOSFET-oj. La produkto havas la karakterizaĵojn de alta eltena tensio kaj forta paneorezisto. ,
TO-220/220F: TO-220F estas plene plasta pakaĵo, kaj ne necesas aldoni izolan kuseneton kiam oni instalas ĝin sur radiatoro; TO-220 havas metalan folion ligitan al la meza pinglo, kaj izola kuseneto estas bezonata kiam oni instalas la radiatoron. La MOSFEToj de tiuj du pakaĵstiloj havas similajn aspektojn kaj povas esti uzitaj interŝanĝeble. ,
TO-251: Ĉi tiu pakita produkto estas ĉefe uzata por redukti kostojn kaj redukti produktograndecon. Ĝi estas ĉefe uzata en medioj kun meza tensio kaj alta fluo sub 60A kaj alta tensio sub 7N. ,
TO-92: Ĉi tiu pako estas uzata nur por malalttensia MOSFET (kurento sub 10A, eltena tensio sub 60V) kaj alttensia 1N60/65, por redukti kostojn.
En la lastaj jaroj, pro la alta velda kosto de la ŝtopilo-pakaĵprocezo kaj malsupera varmodissipa agado al flikaj-tipaj produktoj, la postulo en la surfaca monto-merkato daŭre pliiĝis, kio ankaŭ kaŭzis la disvolviĝon de TO-pakaĵo. en surfacan muntan pakaĵon.
TO-252 (ankaŭ nomita D-PAK) kaj TO-263 (D2PAK) estas ambaŭ surfacmuntaj pakaĵoj.。
PAKI produktan aspekton
TO252/D-PAK estas plasta blato-pakaĵo, kiu estas kutime uzata por paki potencajn transistorojn kaj tensiajn stabiligajn blatojn. Ĝi estas unu el la nunaj ĉefaj pakaĵoj. La MOSFET uzanta ĉi tiun pakmetodon havas tri elektrodojn, pordegon (G), drenilon (D), kaj fonton (S). La drenilo (D) stifto estas fortranĉita kaj ne uzata. Anstataŭe, la varmolavujo sur la dorso estas uzata kiel la drenilo (D), kiu estas rekte soldata al la PCB. Unuflanke, ĝi estas uzata por eligi grandajn fluojn, kaj aliflanke, ĝi disipas varmon tra la PCB. Tial, estas tri D-PAK-kusenetoj sur la PCB, kaj la drenilo (D)-kuseneto estas pli granda. Ĝiaj pakaĵspecifoj estas kiel sekvas:
TO-252/D-PAK-pakaĵgrandecspecifoj
TO-263 estas variaĵo de TO-220. Ĝi estas ĉefe desegnita por plibonigi produktan efikecon kaj varmodissipadon. Ĝi subtenas ekstreme altajn kurenton kaj tension. Ĝi estas pli ofta en meztensiaj alt-kurantaj MOSFET-oj sub 150A kaj super 30V. Krom D2PAK (TO-263AB), ĝi ankaŭ inkluzivas TO263-2, TO263-3, TO263-5, TO263-7 kaj aliajn stilojn, kiuj estas subigitaj al TO-263, ĉefe pro la malsama nombro kaj distanco de pingloj. .
TO-263/D2PAK paka grandeco-specifos
3. Pin-krada tabelo (PGA)
Estas multoblaj kvadrataj tabelstiftoj ene kaj ekstere de la blato PGA (Pin Grid Array Package). Ĉiu kvadrata tabelstifto estas aranĝita je certa distanco ĉirkaŭ la blato. Depende de la nombro da pingloj, ĝi povas esti formita en 2 ĝis 5 cirklojn. Dum instalado, simple enmetu la blaton en la specialan PGA-ingon. Ĝi havas la avantaĝojn de facila ŝtopado kaj malŝtopado kaj alta fidindeco, kaj povas adaptiĝi al pli altaj frekvencoj.
PGA paka stilo
La plej multaj el ĝiaj blatsubstratoj estas faritaj el ceramika materialo, kaj kelkaj uzas specialan plastan rezinon kiel la substraton. Koncerne teknologion, la pingla centra distanco estas kutime 2.54mm, kaj la nombro da pingloj varias de 64 ĝis 447. La karakterizaĵo de ĉi tiu speco de pakaĵo estas, ke ju pli malgranda estas la paka areo (volumo), des pli malalta estas la energikonsumo (efikeco). ) ĝi povas elteni, kaj inverse. Tiu enpakadstilo de fritoj estis pli ofta en la fruaj tagoj, kaj estis plejparte uzita por enpakado de alt-motoraj konsumproduktoj kiel ekzemple CPUoj. Ekzemple, Intel 80486 kaj Pentium ĉiuj uzas ĉi tiun pakstilon; ĝi ne estas vaste adoptita de MOSFET-fabrikistoj.
4. Malgranda Skiza Transistora Pako (SOT)
SOT (Small Out-Line Transistor) estas pecettipa malgrand-potenca transistora pakaĵo, ĉefe inkluzive de SOT23, SOT89, SOT143, SOT25 (te SOT23-5), ktp. SOT323, SOT363/SOT26 (te SOT23-6) kaj aliaj tipoj estas derivitaj, kiuj estas pli malgrandaj en grandeco ol TO-pakaĵoj.
SOT pakaĵo tipo
SOT23 estas ofte uzata transistora pakaĵo kun tri flugilformaj pingloj, nome kolektanto, emitoro kaj bazo, kiuj estas listigitaj ambaŭflanke de la longa flanko de la komponento. Inter ili, la emisoro kaj bazo estas sur la sama flanko. Ili estas oftaj en malalt-potencaj transistoroj, kampefikaj transistoroj kaj kunmetitaj transistoroj kun rezistretoj. Ili havas bonan forton sed malbonan soldeblecon. La aspekto estas montrita en la figuro (a) malsupre.
SOT89 havas tri mallongajn pinglojn distribuitajn sur unu flanko de la transistoro. La alia flanko estas metala varmolavujo ligita al la bazo por pliigi varmecan disipadkapablon. Ĝi estas ofta en siliciaj potencaj surfacaj muntaj transistoroj kaj taŭgas por pli altaj potencaj aplikoj. La aspekto estas montrita en la figuro (b) malsupre. ,
SOT143 havas kvar mallongajn flugilformajn pinglojn, kiuj estas gviditaj eksteren de ambaŭ flankoj. La pli larĝa fino de la stifto estas la kolektanto. Tiu speco de pakaĵo estas ofta en altfrekvencaj transistoroj, kaj ĝia aspekto estas montrita en Figuro (c) malsupre. ,
SOT252 estas alt-potenca transistoro kun tri pingloj gvidantaj de unu flanko, kaj la meza stifto estas pli mallonga kaj estas la kolektanto. Konektu al la pli granda stifto ĉe la alia fino, kiu estas kupra folio por varmo disipado, kaj ĝia aspekto estas kiel montrita en Figuro (d) malsupre.
Komuna SOT-pakaĵa apero-komparo
La kvar-fina SOT-89 MOSFET estas ofte uzita sur bazplatoj. Ĝiaj specifoj kaj dimensioj estas kiel sekvas:
SOT-89 MOSFET-grandecspecifoj (unuo: mm)
5. Malgranda Skiza Pako (SOP)
SOP (Malgranda Out-Line Package) estas unu el la surfacaj muntaj pakoj, ankaŭ nomitaj SOL aŭ DFP. La stiftoj estas eltiritaj de ambaŭ flankoj de la pakaĵo en mevoflugila formo (L-formo). La materialoj estas plastaj kaj ceramikoj. SOP-pakaĵnormoj inkluzivas SOP-8, SOP-16, SOP-20, SOP-28, ktp. La nombro post SOP indikas la nombron da pingloj. La plej multaj MOSFET-SOP-pakaĵoj adoptas SOP-8-specifojn. La industrio ofte preterlasas "P" kaj mallongigas ĝin kiel SO (Small Out-Line).
SOP-8 paka grandeco
SO-8 unue estis evoluigita fare de PHILIP Company. Ĝi estas pakita en plasto, ne havas malsupran platon de varmo disipado, kaj havas malbonan varmodissipadon. Ĝi estas ĝenerale uzita por malalt-motoraj MOSFEToj. Poste, normaj specifoj kiel ekzemple TSOP (Thin Small Outline Package), VSOP (Very Small Outline Package), SSOP (Shrink SOP), TSSOP (Thin Shrink SOP), ktp. estis iom post iom derivitaj; inter ili, TSOP kaj TSSOP estas ofte uzataj en MOSFET-pakado.
SOP derivitaj specifoj ofte uzitaj por MOSFEToj
6. Kvadra Plata Pako (QFP)
La distanco inter blatpingloj en QFP (Plastic Quad Flat Package) pakaĵo estas tre malgranda kaj la pingloj estas tre maldikaj. Ĝi estas ĝenerale uzata en grandskalaj aŭ ultragrandaj integraj cirkvitoj, kaj la nombro da pingloj estas ĝenerale pli ol 100. Blatoj pakitaj en ĉi tiu formo devas uzi SMT-surfacan muntan teknologion por luti la blaton al la baztabulo. Ĉi tiu paka metodo havas kvar ĉefajn karakterizaĵojn: ① Ĝi taŭgas por SMD-surfaca muntado-teknologio instali drataron sur PCB-cirkvittabuloj; ② Ĝi taŭgas por altfrekvenca uzo; ③ Ĝi estas facile funkcii kaj havas altan fidindecon; ④ La proporcio inter la blata areo kaj la paka areo estas malgranda. Kiel la pakmetodo de PGA, ĉi tiu pakmetodo envolvas la blaton en plasta pakaĵo kaj ne povas disipi la varmecon generitan kiam la blato funkcias ĝustatempe. Ĝi limigas la plibonigon de MOSFET-agado; kaj la plasta pakado mem pliigas la grandecon de la aparato, kiu ne plenumas la postulojn por la disvolviĝo de duonkonduktaĵoj en la direkto de esti malpeza, maldika, mallonga kaj malgranda. Krome, ĉi tiu tipo de pakaĵa metodo baziĝas sur ununura blato, kiu havas la problemojn de malalta produktado-efikeco kaj alta paka kosto. Tial, QFP estas pli taŭga por uzo en ciferecaj logikaj LSI-cirkvitoj kiel ekzemple mikroprocesoroj/pordegaj tabeloj, kaj ankaŭ taŭgas por pakado de analogaj LSI-cirkvitoproduktoj kiel ekzemple VTR-signalprilaborado kaj aŭdsignalprilaborado.
7 、 Kvarplata pako sen kondukoj (QFN)
La pakaĵo QFN (Quad Flat Ne-plumba pakaĵo) estas ekipita per elektrodaj kontaktoj sur ĉiuj kvar flankoj. Ĉar ekzistas neniuj kondukoj, la munta areo estas pli malgranda ol QFP kaj la alteco estas pli malalta ol QFP. Inter ili, ceramiko QFN ankaŭ nomiĝas LCC (Leadless Chip Carriers), kaj malaltkosta plasta QFN uzanta vitran epoksian rezinon presitan substratan bazmaterialon nomiĝas plasta LCC, PCLC, P-LCC, ktp. Ĝi estas emerĝanta surfaca monto-blato-pakaĵo. teknologio kun malgranda kuseneto grandeco, malgranda volumo, kaj plasto kiel sigela materialo. QFN estas ĉefe uzata por integra cirkvito enpakado, kaj MOSFET ne estos uzata. Tamen, ĉar Intel proponis integran ŝoforon kaj MOSFET-solvon, ĝi lanĉis DrMOS en QFN-56-pakaĵo ("56" rilatas al la 56 ligstiftoj sur la dorsa flanko de la blato).
Oni devas rimarki, ke la QFN-pakaĵo havas la saman eksteran plumbokonfiguracion kiel la ultra-maldika malgranda skizpakaĵo (TSSOP), sed ĝia grandeco estas 62% pli malgranda ol la TSSOP. Laŭ QFN-modelaj datumoj, ĝia termika rendimento estas 55% pli alta ol tiu de TSSOP-pakaĵo, kaj ĝia elektra rendimento (induktanco kaj kapacitanco) estas 60% kaj 30% pli alta ol TSSOP-pakaĵo respektive. La plej granda malavantaĝo estas, ke ĝi estas malfacile ripari.
DrMOS en QFN-56-pakaĵo
Tradiciaj diskretaj DC/DC-malsuprenŝanĝaj elektroprovizoj ne povas plenumi la postulojn por pli alta potenca denseco, nek ili povas solvi la problemon de parazitaj parametro-efikoj ĉe altaj ŝanĝaj frekvencoj. Kun la novigo kaj progreso de teknologio, fariĝis realaĵo integri ŝoforojn kaj MOSFETojn por konstrui multi-blatajn modulojn. Ĉi tiu integriga metodo povas ŝpari konsiderindan spacon kaj pliigi la densecon de elektrokonsumo. Tra la optimumigo de ŝoforoj kaj MOSFEToj, ĝi fariĝis realaĵo. Potenca efikeco kaj altkvalita DC-kurento, ĉi tio estas DrMOS-integra ŝoforo IC.
Renesas 2-a generacio DrMOS
La QFN-56-senplumba pako faras DrMOS-termikan impedancon tre malalta; kun interna drata ligo kaj kupra klipo dezajno, ekstera PCB-drataro povas esti minimumigita, tiel reduktante induktancon kaj reziston. Krome, la profund-kanala silicia MOSFET-procezo uzata ankaŭ povas signife redukti kondukadon, ŝanĝadon kaj pordegajn ŝargajn perdojn; ĝi kongruas kun diversaj regiloj, povas atingi malsamajn operaciajn modojn kaj subtenas aktivan fazan konvertan reĝimon APS (Auto Phase Switching). Krom QFN-pakaĵo, duflanka plata senplumba pakado (DFN) ankaŭ estas nova elektronika paka procezo, kiu estis vaste uzata en diversaj komponentoj de ON Semiconductor. Kompare kun QFN, DFN havas pli malmultajn elkondukajn elektrodojn sur same flankoj.
8 、 Plasta Plumba Ĉipportilo (PLCC)
PLCC (Plastic Quad Flat Package) havas kvadratan formon kaj estas multe pli malgranda ol la DIP-pakaĵo. Ĝi havas 32 pinglojn kun pingloj ĉirkaŭe. La pingloj estas elkondukitaj de la kvar flankoj de la pakaĵo en T-formo. Ĝi estas plasta produkto. La pingla centrodistanco estas 1.27mm, kaj la nombro da pingloj varias de 18 ĝis 84. La J-formaj pingloj ne estas facile misformitaj kaj estas pli facile funkcii ol QFP, sed la aspekto-inspektado post veldado estas pli malfacila. PLCC-pakaĵo taŭgas por instali drataron sur PCB per SMT-surfaca munta teknologio. Ĝi havas la avantaĝojn de malgranda grandeco kaj alta fidindeco. PLCC-pakaĵo estas relative ofta kaj estas uzita en logika LSI, DLD (aŭ programa logika aparato) kaj aliaj cirkvitoj. Ĉi tiu pakaĵformo ofte estas uzata en la BIOS de la baztabulo, sed ĝi estas nuntempe malpli ofta en MOSFEToj.
Enkapsuligo kaj plibonigo por ĉefaj entreprenoj
Pro la evolutendenco de malalta tensio kaj alta fluo en CPUoj, MOSFEToj estas postulataj por havi grandan produktaĵfluon, malaltan sur-reziston, malaltan varmogeneradon, rapidan varmodissipadon, kaj malgrandan grandecon. Krom plibonigo de blatoproduktadteknologio kaj procezoj, MOSFET-produktantoj ankaŭ daŭre plibonigas pakteknologion. Surbaze de kongruo kun normaj aspektospecifoj, ili proponas novajn pakformojn kaj registras varmarknomojn por la novaj pakaĵoj kiujn ili disvolvas.
1、RENESAS WPAK, LFPAK kaj LFPAK-I-pakaĵoj
WPAK estas alta varmeca radia pakaĵo evoluigita fare de Renesas. Imitante la D-PAK-pakaĵon, la blata varmo-lavujo estas soldata al la baztabulo, kaj la varmego disipas tra la bazplato, tiel ke la malgranda pakaĵo WPAK ankaŭ povas atingi la eligan kurenton de D-PAK. WPAK-D2 pakas du altajn/malaltajn MOSFETojn por redukti dratan induktancon.
Renesas WPAK-pakaĵgrandeco
LFPAK kaj LFPAK-I estas du aliaj malgrandaj formfaktoraj pakaĵoj evoluigitaj fare de Renesas kiuj estas kongruaj kun SO-8. LFPAK estas simila al D-PAK, sed pli malgranda ol D-PAK. LFPAK-i metas la varmegon supren por disipi varmon tra la varmego.
Renesas LFPAK kaj LFPAK-I-pakaĵoj
2. Vishay Power-PAK kaj Polar-PAK-pakaĵo
Power-PAK estas la MOSFET-pakaĵnomo registrita fare de Vishay Corporation. Power-PAK inkluzivas du specifojn: Power-PAK1212-8 kaj Power-PAK SO-8.
Pako Vishay Power-PAK1212-8
Vishay Power-PAK SO-8-pakaĵo
Polusa PAK estas malgranda pakaĵo kun duflanka varmo disipado kaj estas unu el la kernaj pakaj teknologioj de Vishay. Polusa PAK estas la sama kiel la ordinara so-8-pakaĵo. Ĝi havas disipajn punktojn sur kaj la supraj kaj malsupraj flankoj de la pakaĵo. Ne estas facile amasigi varmegon ene de la pakaĵo kaj povas pliigi la nunan densecon de la operacia fluo al duoble ol SO-8. Nuntempe, Vishay licencis Polar PAK-teknologion al STMicroelectronics.
Vishay Polar PAK-pakaĵo
3. Onsemi SO-8 kaj WDFN8 plataj plumbopakaĵoj
ON Semiconductor evoluigis du specojn de plata-plumbo MOSFET-oj, inter kiuj la SO-8-kongruaj plat-plumbo tiaj estas uzataj de multaj tabuloj. La lastatempe lanĉitaj NVMx kaj NVTx-potencaj MOSFEToj de ON Semiconductor uzas kompaktajn DFN5 (SO-8FL) kaj WDFN8-pakaĵojn por minimumigi kondukperdojn. Ĝi ankaŭ havas malaltan QG kaj kapacitancon por minimumigi ŝoforperdojn.
ON Semiconductor SO-8 Plata Plumba Pako
ON Semiconductor WDFN8-pakaĵo
4. NXP LFPAK kaj QLPAK-pakaĵo
NXP (antaŭe Philps) plibonigis SO-8-pakaĵteknologion en LFPAK kaj QLPAK. Inter ili, LFPAK estas konsiderita kiel la plej fidinda potenca SO-8-pakaĵo en la mondo; dum QLPAK havas la karakterizaĵojn de malgranda grandeco kaj pli alta varmo disipa efikeco. Kompare kun ordinara SO-8, QLPAK okupas PCB-tabulan areon de 6 * 5mm kaj havas termikan reziston de 1.5k/W.
NXP LFPAK-pakaĵo
NXP QLPAK-pakaĵo
4. ST Semiconductor PowerSO-8-pakaĵo
STMicroelectronics la potenco MOSFET blato enpakado teknologioj inkludas SO-8, PowerSO-8, PowerFLAT, DirectFET, PolarPAK, ktp. Inter ili, Power SO-8 estas plibonigita versio de SO-8. Krome, ekzistas PowerSO-10, PowerSO-20, TO-220FP, H2PAK-2 kaj aliaj pakaĵoj.
STMicroelectronics Power SO-8-pakaĵo
5. Fairchild Semiconductor Power 56 pako
Potenco 56 estas la ekskluziva nomo de Farichild, kaj ĝia oficiala nomo estas DFN5×6. Ĝia pakaĵareo estas komparebla al tiu de la kutime uzata TSOP-8, kaj la maldika pako ŝparas komponentan malplenigon, kaj la Thermal-Pad-dezajno ĉe la fundo reduktas termikan reziston. Tial, multaj potencaj aparatoj fabrikistoj deplojis DFN5×6.
Pako Fairchild Power 56
6. Internacia Rektifilo (IR) Rekta FET-pakaĵo
Rekta FET disponigas efikan supran malvarmigon en SO-8 aŭ pli malgranda piedsigno kaj taŭgas por AC-DC kaj DC-DC-potenckonvertaj aplikoj en komputiloj, tekokomputiloj, telekomunikadoj kaj konsumelektronikaj ekipaĵoj. La konstruo de metalaj ladskatoloj de DirectFET disponigas duflankan varmodissipadon, efike duobligante la nunajn pritraktajn kapablojn de altfrekvencaj DC-DC-buktransformiloj kompare al normaj plastaj diskretaj pakaĵoj. La Rekta FET-pakaĵo estas invers-surĉevala tipo, kun la drenilo (D) varmolavujo turniĝanta supren kaj kovrita per metala ŝelo, tra kiu varmo estas disipita. Rekta FET-pakaĵo multe plibonigas varmodissipadon kaj okupas malpli da spaco kun bona varmodissipado.
Resumu
En la estonteco, ĉar la elektronika produktadindustrio daŭre disvolviĝas en la direkto de ultra-maldika, miniaturigo, malalta tensio kaj alta fluo, la aspekto kaj interna paka strukturo de MOSFET ankaŭ ŝanĝiĝos por pli bone adaptiĝi al la evoluaj bezonoj de la fabrikado. industrio. Krome, por malaltigi la elektan sojlon por elektronikaj fabrikistoj, la tendenco de MOSFET-evoluo en la direkto de moduligo kaj sistem-nivela pakado fariĝos ĉiam pli evidenta, kaj produktoj disvolviĝos en kunordigita maniero el multoblaj dimensioj kiel rendimento kaj kosto. . Pako estas unu el la gravaj referencfaktoroj por MOSFET-elekto. Malsamaj elektronikaj produktoj havas malsamajn elektrajn postulojn, kaj malsamaj instalaj medioj ankaŭ postulas kongruajn grandecospecifojn por plenumi. En efektiva elekto, la decido estu farita laŭ la realaj bezonoj sub la ĝenerala principo. Iuj elektronikaj sistemoj estas limigitaj de la grandeco de la PCB kaj interna alteco. Ekzemple, modulaj elektroprovizoj de komunikadsistemoj kutime uzas DFN5*6 kaj DFN3*3 pakaĵojn pro altecaj limigoj; en kelkaj ACDC-elektraj provizoj, ultra-maldikaj dezajnoj aŭ pro ŝellimigoj taŭgas por kunvenado de TO220-pakitaj potencaj MOSFEToj. Nuntempe, la pingloj povas esti rekte enmetitaj en la radikon, kio ne taŭgas por pakitaj produktoj TO247; iuj ultra-maldikaj dezajnoj postulas, ke la aparato-pingloj estu fleksitaj kaj metitaj plataj, kio pliigos la kompleksecon de MOSFET-elekto.
Kiel elekti MOSFET
Inĝeniero iam diris al mi, ke li neniam rigardis la unuan paĝon de MOSFET-datumfolio ĉar la "praktikaj" informoj nur aperis sur la dua paĝo kaj pretere. Preskaŭ ĉiu paĝo sur MOSFET-datumfolio enhavas valorajn informojn por dizajnistoj. Sed ne ĉiam estas klare kiel interpreti la datumojn provizitajn de fabrikantoj.
Ĉi tiu artikolo skizas kelkajn el la ŝlosilaj specifoj de MOSFEToj, kiel ili estas deklaritaj sur la datenfolio, kaj la klaran bildon, kiun vi bezonas por kompreni ilin. Kiel la plej multaj elektronikaj aparatoj, MOSFEToj estas trafitaj per funkcia temperaturo. Do gravas kompreni la testajn kondiĉojn, sub kiuj la menciitaj indikiloj estas aplikataj. Ankaŭ estas grave kompreni ĉu la indikiloj, kiujn vi vidas en la "Produkta Enkonduko" estas "maksimumaj" aŭ "tipaj" valoroj, ĉar iuj datumfolioj ne klarigas ĝin.
Tensia grado
La primara karakterizaĵo kiu determinas MOSFET estas sia drenil-fonta tensio VDS, aŭ "dren-fonta paneotensio", kio estas la plej alta tensio kiun la MOSFET povas elteni sen difekto kiam la pordego estas fuŝkontaktigita al la fonto kaj la drenilfluo. estas 250μA. . VDS ankaŭ estas nomita la "absoluta maksimuma tensio je 25 °C", sed estas grave memori ke tiu absoluta tensio dependas de temperaturo, kaj ekzistas kutime "VDS-temperaturokoeficiento" en la datenfolio. Vi ankaŭ devas kompreni, ke maksimuma VDS estas la DC-tensio plus ajnaj tensiopikoj kaj ondetoj kiuj povas ĉeesti en la cirkvito. Ekzemple, se vi uzas 30V aparaton sur 30V nutrado kun 100mV, 5ns-spike, la tensio superos la absolutan maksimuman limon de la aparato kaj la aparato povas eniri lavangan reĝimon. En ĉi tiu kazo, la fidindeco de la MOSFET ne povas esti garantiita. Ĉe altaj temperaturoj, la temperaturkoeficiento povas signife ŝanĝi la paneotension. Ekzemple, kelkaj N-kanalaj MOSFEToj kun tensiorangigo de 600V havas pozitivan temperaturkoeficienton. Ĉar ili alproksimiĝas al sia maksimuma krucvoja temperaturo, la temperaturkoeficiento igas tiujn MOSFETojn konduti kiel 650V MOSFEToj. La reguloj de dezajno de multaj MOSFET-uzantoj postulas malpliigon de faktoro de 10% ĝis 20%. En iuj dezajnoj, konsiderante, ke la fakta paneotensio estas 5% ĝis 10% pli alta ol la taksita valoro je 25 °C, responda utila desegna rando estos aldonita al la reala dezajno, kiu estas tre utila al la dezajno. Same grava al la ĝusta elekto de MOSFEToj estas kompreni la rolon de la pordeg-fonta tensio VGS dum la kondukta procezo. Tiu tensio estas la tensio kiu certigas plenan kondukadon de la MOSFET sub antaŭfiksita maksimuma RDS (sur) kondiĉo. Tial la sur-rezisto ĉiam rilatas al la VGS-nivelo, kaj nur ĉe ĉi tiu tensio la aparato povas esti ŝaltita. Grava konsekvenco de dezajno estas, ke vi ne povas ŝalti la MOSFET plene kun tensio pli malalta ol la minimuma VGS uzata por atingi la RDS(on) rangigon. Ekzemple, por veturi MOSFET plene per 3.3V mikroregilo, vi devas povi ŝalti la MOSFET je VGS=2.5V aŭ pli malalta.
Sur-rezisto, pordegŝargo, kaj "cifero de merito"
La sur-rezisto de MOSFET ĉiam estas determinita ĉe unu aŭ pluraj pordeg-al-fontaj tensioj. La maksimuma RDS(on) limo povas esti 20% ĝis 50% pli alta ol la tipa valoro. La maksimuma limo de RDS(on) kutime rilatas al la valoro ĉe krucvoja temperaturo de 25 °C. Ĉe pli altaj temperaturoj, RDS(on) povas pliiĝi je 30% ĝis 150%, kiel montrite en Figuro 1. Ĉar RDS(on) ŝanĝiĝas kun temperaturo kaj la minimuma rezistvaloro ne povas esti garantiita, detekti fluon bazitan sur RDS(on) ne estas. tre preciza metodo.
Figuro 1 RDS(on) pliiĝas kun temperaturo en la intervalo de 30% ĝis 150% de la maksimuma funkciiga temperaturo
Sur-rezisto estas tre grava por kaj N-kanalaj kaj P-kanalaj MOSFEToj. En ŝanĝado de elektroprovizoj, Qg estas ŝlosila elektokriterio por N-kanalaj MOSFEToj uzitaj en ŝanĝado de elektroprovizoj ĉar Qg influas ŝanĝajn perdojn. Ĉi tiuj perdoj havas du efikojn: unu estas la ŝanĝa tempo kiu influas la MOSFET sur kaj malŝalti; la alia estas la energio postulata por ŝargi la pordegkapacitancon dum ĉiu ŝanĝprocezo. Unu afero por konservi en menso estas ke Qg dependas de la pordeg-fonta tensio, eĉ se uzi pli malaltan Vgs reduktas ŝanĝperdojn. Kiel rapidan manieron kompari MOSFETojn celitajn por uzo en ŝanĝado de aplikoj, dizajnistoj ofte utiligas eksterordinaran formulon konsistantan el RDS(on) por kondukperdoj kaj Qg por ŝanĝado de perdoj: RDS(on)xQg. Tiu "cifero de merito" (FOM) resumas la efikecon de la aparato kaj permesas al MOSFEToj esti komparitaj laŭ tipaj aŭ maksimumaj valoroj. Por certigi precizan komparon inter aparatoj, vi devas certigi, ke la sama VGS estas uzata por RDS(on) kaj Qg, kaj ke la tipaj kaj maksimumaj valoroj ne estas miksitaj kune en la publikigo. Malalta FOM donos al vi pli bonan rendimenton en ŝanĝado de aplikoj, sed ĝi ne estas garantiita. La plej bonaj komparrezultoj povas nur esti akiritaj en fakta cirkvito, kaj en kelkaj kazoj la cirkvito eble devos esti fajnagordita por ĉiu MOSFET. Taksita kurento kaj potenco disipado, surbaze de malsamaj testkondiĉoj, la plej multaj MOSFEToj havas unu aŭ pluraj kontinuajn drenfluojn en la datenfolio. Vi devos zorge rigardi la datumfolion por ekscii ĉu la takso estas ĉe la specifita kaza temperaturo (ekz. TC=25°C), aŭ ĉirkaŭa temperaturo (ekz. TA=25°C). Kiu el ĉi tiuj valoroj estas plej grava dependos de la aparataj trajtoj kaj aplikaĵo (vidu Figuro 2).
Figuro 2 Ĉiuj absolutaj maksimumaj kurento kaj potenco valoroj estas realaj datumoj
Por malgrandaj surfacaj muntaj aparatoj uzataj en porteblaj aparatoj, la plej grava nuna nivelo povas esti tiu ĉe ĉirkaŭa temperaturo de 70 °C. Por grandaj ekipaĵoj kun varmegaj lavujoj kaj malvola aera malvarmigo, la nuna nivelo ĉe TA=25℃ povas esti pli proksima al la reala situacio. Por kelkaj aparatoj, la ĵetkubo povas pritrakti pli da fluo ĉe sia maksimuma krucvoja temperaturo ol la pakaĵlimoj. En iuj datumfolioj, ĉi tiu "limigita" nuna nivelo estas pliaj informoj al la "pakaĵlimigita" nuna nivelo, kiu povas doni al vi ideon pri la fortikeco de la ĵetkubo. Similaj konsideroj validas por kontinua potenca disipado, kiu dependas ne nur de temperaturo sed ankaŭ ĝustatempe. Imagu aparaton funkciantan senĉese ĉe PD=4W dum 10 sekundoj ĉe TA=70℃. Kio konsistigas "kontinuan" tempoperiodon varias surbaze de la MOSFET-pakaĵo, do vi volos uzi la normaligitan termikan paseman impedantan intrigon de la datenfolio por vidi kiel aspektas la potenco disipado post 10 sekundoj, 100 sekundoj aŭ 10 minutoj. . Kiel montrite en Figuro 3, la termika rezistkoeficiento de ĉi tiu speciala aparato post 10-sekunda pulso estas proksimume 0,33, kio signifas, ke post kiam la pakaĵo atingas termikan saturiĝon post proksimume 10 minutoj, la varmodissipa kapablo de la aparato estas nur 1,33W anstataŭ 4W. . Kvankam la varmodissipa kapablo de la aparato povas atingi ĉirkaŭ 2W sub bona malvarmigo.
Figuro 3 Termika rezisto de MOSFET kiam potenca pulso estas aplikata
Fakte, ni povas dividi kiel elekti MOSFET en kvar paŝojn.
La unua paŝo: elektu N-kanalon aŭ P-kanalon
La unua paŝo por elekti la ĝustan aparaton por via dezajno estas decidi ĉu uzi N-kanalon aŭ P-kanalon MOSFET. En tipa potencaplikaĵo, kiam MOSFET estas ligita al grundo kaj la ŝarĝo estas ligita al la ĉeftensio, la MOSFET formas la malalt-flankan ŝaltilon. En la malalt-flanka ŝaltilo, N-kanalaj MOSFEToj devus esti uzitaj pro konsideroj de la tensio postulata por malŝalti aŭ ŝalti la aparaton. Kiam la MOSFET estas konektita al la buso kaj ŝarĝas al grundo, altflanka ŝaltilo estas uzata. P-kanalaj MOSFEToj estas kutime uzitaj en tiu topologio, kio ankaŭ ŝuldiĝas al tensioveturadkonsideroj. Por elekti la ĝustan aparaton por via aplikaĵo, vi devas determini la tension necesan por funkciigi la aparaton kaj la plej facilan manieron fari ĝin en via dezajno. La sekva paŝo estas determini la bezonatan tensiorangigon, aŭ la maksimuman tension, kiun la aparato povas elteni. Ju pli alta la tensio-taksado, des pli alta la kosto de la aparato. Laŭ praktika sperto, la taksita tensio devus esti pli granda ol la ĉeftensio aŭ busa tensio. Ĉi tio provizos sufiĉan protekton por ke la MOSFET ne malsukcesos. Elektante MOSFET, necesas determini la maksimuman tension kiu povas esti tolerita de la drenilo ĝis la fonto, tio estas, la maksimuma VDS. Gravas scii ke la maksimuma tensio kiun MOSFET povas elteni ŝanĝojn kun temperaturo. Dizajnistoj devas testi tensiovariojn super la tuta funkciiga temperaturintervalo. La taksita tensio devas havi sufiĉe da marĝeno por kovri ĉi tiun varian gamon por certigi, ke la cirkvito ne malsukcesos. Aliaj sekurecaj faktoroj, kiujn dezajninĝenieroj devas konsideri, inkluzivas tensiajn transirojn induktajn per ŝanĝado de elektroniko kiel motoroj aŭ transformiloj. Taksitaj tensioj varias por malsamaj aplikoj; tipe, 20V por porteblaj aparatoj, 20-30V por FPGA elektroprovizoj, kaj 450-600V por 85-220VAC aplikoj.
Paŝo 2: Determini la taksitan kurenton
La dua paŝo estas elekti la nunan rangigon de la MOSFET. Depende de la cirkvito-konfiguracio, ĉi tiu taksita kurento devus esti la maksimuma kurento, kiun la ŝarĝo povas elteni en ĉiuj cirkonstancoj. Simila al la tensiosituacio, la dizajnisto devas certigi ke la MOSFET elektita povas elteni ĉi tiun nunan rangigon, eĉ kiam la sistemo generas nunajn pikilojn. La du nunaj kondiĉoj konsiderataj estas kontinua reĝimo kaj pulspiko. En kontinua kondukta reĝimo, la MOSFET estas en stabila stato, kie fluo fluas ade tra la aparato. Pulspiko rilatas al granda ekmultiĝo (aŭ pikfluo) fluanta tra la aparato. Post kiam la maksimuma fluo sub ĉi tiuj kondiĉoj estas determinita, estas simple elekto de aparato kiu povas pritrakti ĉi tiun maksimuman fluon. Post elekto de la taksita kurento, la kondukperdo ankaŭ devas esti kalkulita. En faktaj situacioj, MOSFET ne estas ideala aparato ĉar ekzistas elektra energiperdo dum la kondukta procezo, kiu estas nomita kondukperdo. MOSFET kondutas kiel varia rezistilo kiam "ŝaltite", kiu estas determinita per la RDS (ON) de la aparato kaj ŝanĝiĝas signife kun temperaturo. La potencoperdo de la aparato povas esti kalkulita per Iload2×RDS(ON). Ĉar la sur-rezisto ŝanĝiĝas kun temperaturo, la potencoperdo ankaŭ ŝanĝiĝos proporcie. Ju pli alta la tensio VGS aplikita al la MOSFET, des pli malgranda la RDS (ON) estos; inverse, des pli alta estos la RDS(ON). Por la sistemdizajnisto, ĉi tie venas la kompromisoj depende de la sistemtensio. Por porteblaj dezajnoj, estas pli facile (kaj pli ofta) uzi pli malaltajn tensiojn, dum por industriaj dezajnoj, pli altaj tensioj povas esti uzitaj. Rimarku, ke la rezisto de RDS (ON) iomete altiĝos kun fluo. Varioj en diversaj elektraj parametroj de la RDS (ON) rezistilo troveblas en la teknika datenfolio provizita de la fabrikanto. Teknologio havas signifan efikon al aparatkarakterizaĵoj, ĉar kelkaj teknologioj tendencas pliigi RDS (ON) dum pliigado de la maksimuma VDS. Por tia teknologio, se vi intencas redukti VDS kaj RDS(ON), vi devas pliigi la pecetgrandecon, tiel pliigante la kongruan pakaĵgrandecon kaj rilatajn evolukostojn. Estas pluraj teknologioj en la industrio provanta kontroli la kreskon de blato-grandeco, la plej gravaj el kiuj estas kanalaj kaj ŝargaj ekvilibraj teknologioj. En tranĉeoteknologio, profunda tranĉeo estas enigita en la oblato, kutime rezervita por malaltaj tensioj, por redukti la sur-rezistan RDS (ON). Por redukti la efikon de maksimuma VDS sur RDS (ON), epitaksia kreskokolono/akvaforta kolonprocezo estis uzita dum la evoluprocezo. Ekzemple, Fairchild Semiconductor evoluigis teknologion nomitan SuperFET kiu aldonas kromajn produktadŝtupojn por RDS (ON) redukto. Tiu fokuso sur RDS (ON) estas grava ĉar ĉar la romptensio de norma MOSFET pliiĝas, RDS (ON) pliiĝas eksponente kaj kaŭzas pliiĝon en ĵetkubgrandeco. La SuperFET-procezo ŝanĝas la eksponencan rilaton inter RDS (ON) kaj oblatgrandeco en linian rilaton. Tiamaniere, SuperFET-aparatoj povas atingi idealan malaltan RDS(ON) en malgrandaj ĵetkubgrandoj, eĉ kun paneotensioj ĝis 600V. La rezulto estas, ke oblatgrandeco povas esti reduktita je ĝis 35%. Por finaj uzantoj, tio signifas signifan redukton de pakaĵgrandeco.
Paŝo Tri: Determini Termikaj Postuloj
La sekva paŝo en elektado de MOSFET estas kalkuli la termikajn postulojn de la sistemo. Dizajnistoj devas konsideri du malsamajn scenarojn, la plej malbonan scenaron kaj la realmondan scenaron. Oni rekomendas uzi la plej malbonan kalkulrezulton, ĉar ĉi tiu rezulto provizas pli grandan sekurecan marĝenon kaj certigas, ke la sistemo ne malsukcesos. Ekzistas ankaŭ kelkaj mezurdatenoj kiuj bezonas atenton sur la MOSFET-datumo; kiel ekzemple la termika rezisto inter la duonkondukta krucvojo de la pakita aparato kaj la medio, kaj la maksimuma krucvojo temperaturo. La kuniĝtemperaturo de la aparato estas egala al la maksimuma ĉirkaŭa temperaturo kaj plie la produkto de termika rezisto kaj potenca disipado (kruciĝotemperaturo = maksimuma ĉirkaŭa temperaturo + [termika rezisto × potenca disipado]). Laŭ ĉi tiu ekvacio, la maksimuma potenco disipado de la sistemo povas esti solvita, kiu estas egala al I2×RDS(ON) per difino. Ĉar la dizajnisto determinis la maksimuman kurenton, kiu trapasos la aparaton, RDS(ON) povas esti kalkulita ĉe malsamaj temperaturoj. Indas noti, ke kiam temas pri simplaj termikaj modeloj, projektistoj ankaŭ devas konsideri la termikan kapaciton de la duonkonduktaĵo-krucvojo/aparatokazo kaj kazo/medio; ĉi tio postulas, ke la presita cirkvito kaj pakaĵo ne tuj varmiĝu. Lavanga paneo signifas, ke la inversa tensio sur la duonkondukta aparato superas la maksimuman valoron kaj formas fortan elektran kampon por pliigi la kurenton en la aparato. Ĉi tiu fluo dispelos potencon, pliigos la temperaturon de la aparato kaj eble difektos la aparaton. Semikonduktaĵfirmaoj faros lavangotestojn sur aparatoj, kalkulos sian lavangotension aŭ testos la fortikecon de la aparato. Ekzistas du metodoj por kalkulado de taksita lavanga tensio; unu estas statistika metodo kaj la alia estas termika kalkulo. Termika kalkulo estas vaste uzata ĉar ĝi estas pli praktika. Multaj kompanioj donis detalojn pri sia aparato-testado. Ekzemple, Fairchild Semiconductor disponigas "Power MOSFET Avalanche Guidelines" (Power MOSFET Avalanche Guidelines - povas esti elŝutita de la retejo de Fairchild). Krom komputiko, teknologio ankaŭ havas grandan influon sur la lavanga efiko. Ekzemple, pliiĝo en ĵetkubgrandeco pliigas lavangoreziston kaj finfine pliigas aparatofortikecon. Por finaj uzantoj, tio signifas uzi pli grandajn pakaĵojn en la sistemo.
Paŝo 4: Determini ŝaltilon rendimenton
La fina paŝo en elektado de MOSFET devas determini la ŝanĝan efikecon de la MOSFET. Estas multaj parametroj kiuj influas ŝanĝantan efikecon, sed la plej gravaj estas pordego/drenilo, pordego/fonto kaj drenilo/fontokapacitanco. Ĉi tiuj kondensiloj kreas ŝanĝajn perdojn en la aparato ĉar ili estas ŝargitaj ĉiufoje kiam ili ŝanĝas. La ŝanĝrapideco de la MOSFET estas tial reduktita, kaj la aparatefikeco ankaŭ estas reduktita. Por kalkuli la totalajn perdojn en aparato dum ŝaltado, la dezajnisto devas kalkuli la perdojn dum ekŝalto (Eon) kaj la perdojn dum malŝalto (Eoff). La totala potenco de la MOSFET-ŝaltilo povas esti esprimita per la sekva ekvacio: Psw=(Eon+Eoff)×ŝanĝa frekvenco. La pordega ŝargo (Qgd) havas la plej grandan efikon al ŝanĝado de rendimento. Surbaze de la graveco de ŝanĝa agado, novaj teknologioj estas konstante disvolvitaj por solvi ĉi tiun ŝanĝproblemon. Pliiganta blatgrandeco pliigas pordegan ŝargon; ĉi tio pliigas la grandecon de la aparato. Por redukti ŝanĝperdojn, novaj teknologioj kiel kanala dika fundoksigenado aperis, celante redukti pordegan ŝargon. Ekzemple, la nova teknologio SuperFET povas minimumigi konduktajn perdojn kaj plibonigi ŝanĝan efikecon reduktante RDS (ON) kaj pordegan ŝargon (Qg). Laŭ tiu maniero, MOSFEToj povas trakti altrapidajn tensiotransient (dv/dt) kaj nunajn transient (di/dt) dum ŝanĝado, kaj eĉ povas funkciigi fidinde ĉe pli altaj ŝanĝfrekvencoj.
Afiŝtempo: Oct-23-2023
