Gvidlinioj por MOSFET-Pakaĵelekto

novaĵoj

Gvidlinioj por MOSFET-Pakaĵelekto

Due, la grandeco de la sistemaj limigoj

Iuj elektronikaj sistemoj estas limigitaj de la grandeco de la PCB kaj la interna alteco, such kiel sistemoj de komunikado, modula nutrado pro alteco limigoj kutime uzas DFN5 * 6, DFN3 * 3 pako; en iuj ACDC nutrado, la uzo de ultra-maldika dezajno aŭ pro la limigoj de la ŝelo, la muntado de la TO220 pako de la potenco MOSFET piedoj rekte enmetita en la radiko de la alteco limigoj ne povas uzi la TO247 pako. Iuj ultra-maldika dezajno rekte fleksante la aparato pingloj plata, ĉi tiu dezajno produktada procezo fariĝos kompleksa.

 

Trie, la procezo de produktado de la kompanio

TO220 havas du specojn de pakaĵo: nuda metala pakaĵo kaj plena plasta pakaĵo, nuda metala pakaĵo termika rezisto estas malgranda, varmodisipa kapablo estas forta, sed en la produktadprocezo, vi devas aldoni izolan guton, la produktada procezo estas kompleksa kaj multekosta, dum la plena plasta pakaĵo termika rezisto estas granda, varmo disipa kapablo estas malforta, sed la produktada procezo estas simpla.

Por redukti la artefaritan procezon de ŝlosado de ŝraŭboj, en la lastaj jaroj, iuj elektronikaj sistemoj uzante klipoj por funkciigiMOSFEToj krampita en la varmego lavujo, tiel ke la apero de la tradicia TO220 parto de la supra parto de la forigo de truoj en la nova formo de encapsulation, sed ankaŭ redukti la altecon de la aparato.

 

Kvare, kostkontrolo

En kelkaj ekstreme kost-sentemaj aplikoj kiel ekzemple labortablaj baztabuloj kaj estraroj, potencaj MOSFEToj en DPAK-pakaĵoj estas kutime uzitaj pro la malalta kosto de tiaj pakaĵoj. Sekve, elektante potenco MOSFET pako, kombinita kun ilia kompanio stilo kaj produktaj trajtoj, kaj konsideri la supre faktorojn.

 

Kvine, elektu la elteni tensio BVDSS en la plej multaj kazoj, ĉar la dezajno de la enigo voltage de la elektronika sistemo estas relative fiksita, la kompanio elektis specifan provizanton de iu materiala nombro, la produkto taksita tensio ankaŭ estas fiksita.

La rompo tensio BVDSS de potenco MOSFETs en la datuma folio difinis testajn kondiĉojn, kun malsamaj valoroj sub malsamaj kondiĉoj, kaj BVDSS havas pozitivan temperaturkoeficienton, en la reala apliko de la kombinaĵo de ĉi tiuj faktoroj devus esti konsiderata en ampleksa maniero.

Multaj informoj kaj literaturo ofte menciita: se la sistemo de potenco MOSFET VDS de la plej alta spiko tensio se pli granda ol la BVDSS, eĉ se la spiko pulso tensio daŭro de nur kelkaj aŭ dekoj de ns, la potenco MOSFET eniros la lavango kaj tiel okazas damaĝo.

Male al transistoroj kaj IGBT, potenco MOSFETs havas la kapablon rezisti lavango, kaj multaj grandaj duonkonduktaĵoj kompanioj potenco MOSFET lavango energio en la produktado linio estas la plena inspektado, 100% detekto, tio estas, en la datumoj ĉi tio estas garantiita mezurado, lavango tensio kutime okazas en 1,2 ~ 1,3 fojojn la BVDSS, kaj la daŭro de la tempo estas kutime μs, eĉ ms nivelo, tiam la daŭro de nur kelkaj aŭ dekoj da ns, multe pli malalta ol la lavango tensio piki pulso tensio ne damaĝas la potenco MOSFET.

 

Ses, per la veturado tensio elekto VTH

Malsamaj elektronikaj sistemoj de potenco MOSFET-oj elektitaj stirado de tensio ne estas la sama, AC / DC nutrado kutime uzas 12V stirado de tensio, la kajero bazplato DC / DC konvertilo uzante 5V stirado tensio, do laŭ la sistemo de stirado tensio elekti malsaman sojlan tensio VTH-potencaj MOSFEToj.

 

La sojla tensio VTH de potencaj MOSFEToj en la datenfolio ankaŭ havas difinitajn testkondiĉojn kaj havas malsamajn valorojn sub malsamaj kondiĉoj, kaj VTH havas negativan temperaturkoeficienton. Malsamaj stiraj tensioj VGS respondas al malsamaj sur-rezistoj, kaj en praktikaj aplikoj gravas konsideri la temperaturon.

En praktikaj aplikoj, temperaturvarioj devus esti konsiderataj por certigi ke la potenco MOSFET estas plene ŝaltita, dum samtempe certigante ke la pikpulsoj kunligitaj al la G-polo dum la malŝalta procezo ne estos ekigitaj per falsa ekigado al. produkti rektan aŭ fuŝkontakton.


Afiŝtempo: Aŭg-03-2024